用与非门设计全减器,全减器电路设计

用3线8线译码器74ls138和门电路设计1位二进制全减器doc2页
用异或门和与非门设计一位全加器电路
设计一个半加器电路,要求用与非门实现
用与非门设计一个四变量多数表决电路 急求.
仿照全加器设计一个全减器,被减数为a,减数为b,来自低位的借位为j0,差